Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Micron Mengembangkan Teknologi DRAM Generasi Baru dengan Strategi Berbeda
Produsen memori semikonduktor asal Amerika Serikat menjelaskan arah inovasi memori generasi berikutnya melalui presentasi teknologi perusahaan yang berlangsung pada 21 Oktober 2026. Melalui presentasi tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menguraikan pendekatan perusahaan dalam meningkatkan kepadatan bit. Langkah pengembangan yang cukup menonjol adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Melalui strategi alternatif, Micron memusatkan pengembangan pada arsitektur 6F² dengan dukungan wafer bonding dan eksplorasi arsitektur memori vertikal. Strategi tersebut memperlihatkan pentingnya keseimbangan antara biaya manufaktur, kompleksitas produksi, dan efisiensi kepadatan chip.
Strategi penelitian terbaru ini muncul seiring meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Dalam sistem komputer modern, DRAM menjadi komponen utama dalam memfasilitasi pertukaran data antara prosesor dan memori. Dengan meningkatnya kebutuhan pemrosesan informasi, produsen semikonduktor berupaya menciptakan chip yang mampu menampung lebih banyak data tanpa mengorbankan efisiensi daya. Walaupun permintaan semakin besar, memperkecil ukuran transistor dan kapasitor menjadi semakin sulit. Karena alasan tersebut, Micron menyiapkan beberapa pendekatan teknologi agar kemampuan DRAM terus berkembang.
Mengenal Teknologi Penyambungan Wafer untuk Chip Generasi Baru
Metode penting dalam rencana Micron adalah wafer bonding, yaitu teknik penyambungan dua wafer semikonduktor atau lebih untuk menghasilkan perangkat dengan susunan lebih kompleks. Dalam pengembangan memori, pendekatan ini membuka peluang bagi pemisahan beberapa fungsi rangkaian sebelum bagian-bagian tersebut disatukan. Pendekatan penyambungan ini dapat menghadirkan fleksibilitas desain yang semakin luas dibandingkan dengan rancangan chip yang sepenuhnya dibuat dalam satu bidang. Walaupun potensinya menjanjikan, Micron belum mengungkap seluruh detail bagaimana wafer bonding akan diintegrasikan dalam proses manufaktur 1ε. Oleh sebab itu, keuntungan kuantitatif teknologi tersebut belum dapat dipastikan.
Produsen memori tersebut mengembangkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang diposisikan setelah generasi 1δ. Generasi ini menjadi salah satu tahapan peta jalan pengembangan memori planar Micron. Dalam pengembangan semikonduktor, wafer bonding berpotensi mendukung efisiensi penggunaan area chip melalui penggabungan struktur dengan metode berbeda. Namun penerapannya tetap membutuhkan pengendalian terhadap ketepatan penyelarasan wafer, keandalan permukaan penggabungan, dan tingkat keberhasilan produksi. Gangguan dalam proses penyambungan dapat memengaruhi fungsi sirkuit maupun jumlah chip yang dapat digunakan. Karena itu, pengembangan wafer bonding tidak hanya membutuhkan desain yang tepat, tetapi juga evaluasi kelayakan ekonomi.
Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil
Tidak hanya berfokus pada integrasi wafer, Micron juga merencanakan pemanfaatan High NA EUV untuk teknologi produksi memori setelah 1-epsilon. Litografi Extreme Ultraviolet dengan numerical aperture tinggi merupakan pendekatan fabrikasi struktur chip yang dirancang untuk menghasilkan pola dengan dimensi semakin kecil. Dibandingkan EUV konvensional, teknologi ini memanfaatkan kemampuan pemfokusan cahaya yang lebih tinggi. Pengembangan pada sistem litografi berpotensi mengurangi ukuran fitur yang dibentuk melalui proses litografi. Melalui kemampuan tersebut, High NA EUV berperan sebagai teknologi penting untuk meningkatkan kepadatan rangkaian memori.
Berdasarkan strategi manufaktur perusahaan, High NA EUV dipertimbangkan untuk generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Teknologi ini berpotensi membantu pengembangan DRAM dengan struktur lebih rapat. Akan tetapi, penggunaan High NA EUV memerlukan biaya peralatan yang tinggi. Selain harga mesin, produsen chip wajib memperhitungkan produktivitas manufaktur, kualitas struktur semikonduktor, dan kesesuaian dengan tahapan produksi lainnya. Perusahaan turut mengembangkan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Walaupun demikian, jadwal produksi massal High NA EUV untuk DRAM Micron belum diumumkan secara pasti.
Strategi Transisi Micron Menuju Teknologi DRAM Tiga Dimensi
Berdasarkan presentasi pengembangan perusahaan, Micron menempatkan generasi 1γ atau 1-gamma sebagai basis manufaktur DRAM terkini. Node tersebut sudah digunakan dalam manufaktur berskala besar. Setelah generasi tersebut, Micron menyiapkan node 1δ atau 1-delta yang direncanakan memasuki produksi volume tinggi pada paruh kedua 2027. Micron menargetkan, generasi tersebut menghasilkan peningkatan densitas bit sekitar seperempat dibandingkan 1-gamma. Kemajuan pada generasi berikutnya berpotensi memberikan kapasitas memori lebih besar dalam area wafer yang tersedia. Meskipun demikian, realisasi keuntungan tersebut tetap bergantung pada proses pengembangan dan efisiensi manufaktur komersial.
Pada tahapan yang lebih maju, Micron memperluas penelitian menuju 1-epsilon dengan integrasi metode penggabungan wafer. Selanjutnya, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang memanfaatkan penelitian material serta proses baru. Selain melanjutkan miniaturisasi dua dimensi, Micron juga memiliki rencana 3D DRAM melalui generasi 3D1 dan 3D2. Arsitektur DRAM bertumpuk dapat menjadi alternatif untuk meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Walaupun telah masuk peta jalan, Micron belum mengumumkan tanggal produksi massal 3D DRAM. Keputusan penerapannya bergantung pada evaluasi biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.
Peluang Memori Generasi Berikutnya bagi Pusat Data dan Komputasi
Kemajuan manufaktur semikonduktor menjadi bagian dari pengembangan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Dalam lingkungan server AI, kinerja memori berperan dalam memasok data kepada prosesor. Dengan berkembangnya beban kerja komputasi, kebutuhan terhadap kapasitas penyimpanan sementara yang besar menjadi semakin penting. Untuk mendukung perkembangan ini, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Rencana teknologi memori tersebut menggambarkan pentingnya pengembangan yang tidak hanya memperbesar jumlah bit, tetapi juga mempertimbangkan konsumsi energi.
Inovasi yang menjadi perhatian adalah vHBM, yaitu arsitektur memori bertumpuk secara vertikal di atas prosesor. Tidak seperti sistem HBM yang biasanya ditempatkan di samping prosesor, vHBM bertujuan memperpendek jalur komunikasi. Dari sisi arsitektur, pendekatan ini membuka peluang efisiensi komunikasi yang lebih baik. Walaupun menawarkan keuntungan, penempatan memori langsung di atas prosesor menghadirkan tantangan pengelolaan panas. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang mengutamakan kebutuhan pemrosesan berdaya terbatas. Sasaran generasi pertama vEIM menargetkan kemampuan transfer data sebesar 2 TB/s dengan target efisiensi energi lebih rendah dari 1 pJ/bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Rencana inovasi memori yang diperkenalkan Micron menunjukkan perubahan penting dalam pengembangan memori komputer. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan mencari pendekatan baru untuk memperbesar kapasitas memori ketika pengembangan struktur konvensional menghadapi tantangan. Di samping peningkatan proses fabrikasi, Micron juga mempersiapkan arsitektur 3D DRAM serta memperluas portofolio produk untuk berbagai kebutuhan pemrosesan modern. Meskipun jadwal komersialisasi beberapa inovasi belum diumumkan, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang berorientasi pada kapasitas serta efisiensi energi. Apa pandangan Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap peningkatan kinerja sistem komputasi? Bagikan pemikiran Anda mengenai arah inovasi industri semikonduktor.
