Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV

Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.

Inovasi Micron dalam Menghadapi Batas Miniaturisasi Chip DRAM

Perusahaan pengembang DRAM dan NAND memperkenalkan rencana teknologi memori generasi berikutnya melalui webinar teknologi yang berlangsung pada 21 Oktober 2026. Pada kesempatan itu, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menguraikan pendekatan perusahaan dalam meningkatkan kepadatan bit. Perubahan strategis yang menjadi perhatian adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Sebagai gantinya, Micron memilih mengembangkan arsitektur 6F² dengan dukungan wafer bonding dan eksplorasi arsitektur memori vertikal. Arah pengembangan baru tersebut menunjukkan perhatian perusahaan terhadap biaya manufaktur, kompleksitas produksi, dan kemampuan pengembangan jangka panjang.

Langkah inovasi Micron tidak dapat dipisahkan dari meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Pada perangkat komputasi generasi terbaru, DRAM memegang peranan penting dalam mendukung pemrosesan informasi sementara. Ketika aplikasi semakin kompleks, produsen semikonduktor dituntut untuk menghadirkan chip yang mampu menampung lebih banyak data tanpa menambah kebutuhan listrik secara tidak terkendali. Namun demikian, mengurangi dimensi komponen penyusun sel memori menghadapi hambatan fisik yang semakin besar. Untuk menghadapi kondisi ini, Micron menggabungkan berbagai inovasi agar peningkatan kepadatan tetap memungkinkan.

Cara Kerja Wafer Bonding dalam Pengembangan Memori DRAM

Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu proses penggabungan dua wafer semikonduktor atau lebih untuk membentuk struktur chip terintegrasi. Untuk produksi semikonduktor modern, pendekatan ini berpotensi mendukung pemisahan beberapa fungsi rangkaian sebelum struktur semikonduktor digabungkan. Pendekatan penyambungan ini berpotensi memberikan fleksibilitas desain yang semakin luas dibandingkan dengan metode integrasi tertentu yang lebih sederhana. Namun perlu dipahami, Micron masih belum memaparkan secara lengkap bagaimana wafer bonding akan digunakan pada generasi memori 1ε. Oleh sebab itu, keuntungan kuantitatif teknologi tersebut belum bisa dinyatakan secara definitif.

Micron merencanakan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang diposisikan setelah generasi 1δ. Proses produksi berikutnya termasuk dalam peta jalan pengembangan memori planar Micron. Dari sudut pandang teknologi, wafer bonding dapat membantu mengoptimalkan penggunaan area chip melalui penggabungan struktur dengan metode berbeda. Namun penerapannya memerlukan pertimbangan mengenai ketepatan penyelarasan wafer, keandalan permukaan penggabungan, dan efisiensi proses manufaktur. Ketidaksempurnaan pada permukaan wafer bisa berdampak terhadap fungsi sirkuit maupun keandalan perangkat semikonduktor. Karena itu, pengembangan wafer bonding bergantung pada pengendalian proses yang ketat, tetapi juga optimalisasi biaya manufaktur.

Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil

Di samping mempersiapkan teknologi penyambungan wafer, Micron juga meneliti penerapan High NA EUV untuk generasi proses DRAM berikutnya. High NA EUV merupakan teknik litografi beresolusi tinggi yang dirancang untuk menghasilkan pola dengan ketelitian struktur yang lebih baik. Jika dibandingkan dengan litografi EUV standar, teknologi ini menawarkan karakteristik resolusi optik yang lebih maju. Pengembangan pada sistem litografi membantu memperkecil ukuran fitur yang dicetak pada wafer. Melalui kemampuan tersebut, High NA EUV menjadi salah satu pendekatan potensial untuk melanjutkan miniaturisasi DRAM.

Pada rencana pengembangan teknologi DRAM, High NA EUV menjadi bagian dari pengembangan generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Pendekatan litografi tersebut berpotensi membantu pengembangan DRAM dengan struktur lebih rapat. Meski memiliki keunggulan teknis, adopsi sistem pencetakan beresolusi tinggi memerlukan biaya peralatan yang tinggi. Tidak hanya biaya pembelian sistem, produsen chip wajib memperhitungkan produktivitas manufaktur, kualitas struktur semikonduktor, dan kesesuaian dengan tahapan produksi lainnya. Micron juga menjalankan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Walaupun demikian, jadwal produksi massal High NA EUV untuk DRAM Micron belum diumumkan secara pasti.

Strategi Transisi Micron Menuju Teknologi DRAM Tiga Dimensi

Melalui strategi manufaktur yang diumumkan, Micron memposisikan generasi 1γ atau 1-gamma sebagai teknologi produksi yang sedang digunakan. Node tersebut telah memasuki produksi volume tinggi. Untuk tahap pengembangan berikutnya, Micron menyiapkan node 1δ atau 1-delta yang ditargetkan mulai diproduksi secara massal pada paruh kedua 2027. Micron menargetkan, generasi tersebut menghasilkan peningkatan densitas bit sekitar seperempat dibandingkan 1-gamma. Kemajuan pada generasi berikutnya dapat mendukung kapasitas memori lebih besar dalam area wafer yang tersedia. Walaupun sasaran telah diumumkan, realisasi keuntungan tersebut memerlukan keberhasilan proses pengembangan dan efisiensi manufaktur komersial.

Dalam rencana teknologi berikutnya, Micron memperluas penelitian menuju 1-epsilon dengan rencana penerapan penyambungan wafer. Selanjutnya, perusahaan mengarahkan penelitian menuju node 1-zeta dan 1-eta yang melibatkan High NA EUV. Selain melanjutkan miniaturisasi dua dimensi, Micron juga mengembangkan pendekatan 3D DRAM melalui generasi 3D1 dan 3D2. Arsitektur DRAM bertumpuk bertujuan membuka kemungkinan meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Kendati pengembangannya sedang berlangsung, Micron masih belum memastikan waktu peluncuran 3D DRAM. Keputusan penerapannya bergantung pada evaluasi biaya, kompleksitas manufaktur, dan kelayakan penggunaan pada produk komersial.

Dampak Teknologi DRAM Baru terhadap AI dan Industri Semikonduktor

Perkembangan DRAM generasi baru memiliki hubungan erat dengan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Di infrastruktur komputasi berskala besar, kinerja memori menentukan sebagian kemampuan sistem dalam mengakses data. Dengan berkembangnya beban kerja komputasi, kebutuhan terhadap bandwidth memori tinggi mengalami pertumbuhan signifikan. Sehubungan dengan kebutuhan tersebut, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Pengembangan produk tersebut mencerminkan perhatian perusahaan yang tidak hanya memperbesar jumlah bit, tetapi juga mengutamakan efisiensi pertukaran data.

Inovasi yang menjadi perhatian adalah vHBM, yaitu arsitektur memori bertumpuk secara vertikal di atas prosesor. Berbeda dari HBM konvensional, vHBM dirancang untuk mendekatkan memori dengan unit pemrosesan. Dalam rancangan tersebut, pendekatan ini membuka peluang efisiensi komunikasi yang lebih baik. Namun demikian, penempatan memori langsung di atas prosesor memerlukan sistem pendinginan yang lebih kompleks. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang mengutamakan kebutuhan pemrosesan berdaya terbatas. Target awal vEIM mencakup bandwidth sekitar 2 TB per detik dengan energi kurang dari 1 pikojoule per bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut belum memiliki tanggal resmi.

Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV

Strategi pengembangan Micron memperlihatkan arah pengembangan baru dalam persaingan teknologi manufaktur chip. Dengan menyiapkan penerapan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan mencari pendekatan baru untuk memperbesar kapasitas memori ketika pengembangan struktur konvensional menghadapi tantangan. Tidak terbatas pada teknologi manufaktur planar, Micron juga mengembangkan teknologi memori vertikal serta mengembangkan rancangan memori lanjutan untuk berbagai kebutuhan pemrosesan modern. Walaupun sebagian teknologi masih dalam tahap penelitian, perkembangan tersebut membuka perspektif mengenai masa depan TEKNOLOGI memori yang semakin terintegrasi dengan prosesor. Bagaimana menurut Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap peningkatan kinerja sistem komputasi? Sampaikan pandangan Anda mengenai peluang teknologi memori modern.